- 1.1整数小数的二进制,十进制,十六进制转换
- 1.2原码反码补码,BCD码,格雷码,奇偶校验
- 2.1八种运算,所有逻辑定理证明
- 2.2最小项,最大项的性质,用途
- 2.3代数法,卡诺图求两种最简表达式
- 3.1用电路构建三种门,正负逻辑
- 3.2八种逻辑门,两种rs触发器怎么来的,公式怎么记
- 3.3由与非门rs推导出的五种钟控触发器,公式推导
- 3.4状态图,状态表,激励表,功能表,时间图
- 3.5五种触发器的名称,图示,公式功能表和记忆方法
- 3.6五种触发器的激励表以及如何推导
- 3.7两种时间图,主从rs触发器怎么来的【建议跳过推导】
- 3.8主从jk触发器,阻塞型D触发器简介
- 3.11各种触发器之间的相互转换
- 4.1组合逻辑电路的分析-一致检验器,半加器,转码器
- 4.2组合逻辑电路的设计-表决器,比较器,半全加器,乘法器
- 4.3含无关项,多输出,无反变量的电路设计-素数判断器
- 4.4险象的产生,类型,代数和卡诺图判断法
- 4.5三种险象的消除方法
- 5.1同步时序逻辑的分析-可逆计数器
- 5.2同步时序逻辑的分析-串行加法器
- 5.3同步时序逻辑的分析-串行移位寄存器
- 5.5mealy型和Moore型的状态图表有何区别
- 5.6什么是状态的冗余,为何要化简
- 5.7等效对,(最大)等效类,隐含表
- 5.9同步时序逻辑电路设计-如何求激励函数
- 5.10实战-从头设计一个同步时序逻辑电路-序列检测器
- 5.11实战从头设计一个同步时序逻辑电路-奇偶检测器
- 5.12解决自启动和错误信号问题
- 6.1脉冲异步时序逻辑电路的分析-钟控型-模4计数器
- 6.2脉冲异步时序逻辑的分析-非钟控-序列检测器
- 6.3五种触发器的(含脉冲端)激励表
- 6.4异步时序逻辑的设计-模8计数器
- 6.5从头设计一个脉冲型异步时序逻辑电路-序列检测器
- 6.6流程表,稳定总态,总态图
- 6.7电平异步时序电路的分析-两位的序列检测器
- 6.8电平异步时序电路中的临界竞争现象
- 6.9电平异步时序逻辑的设计
- 7.1【旧版视频】并行加法器,实现减法器、乘法器、余三码加法器
- 7.2【旧版】译码器,三八译码器,实现全减器
- 7.3编码器和多路选择器
- 7.4多路分配器和计数器
- 7.5移位寄存器
- 8.1【旧版】prom和pla是什么,用例题说明
- 作业1.6二进制转其他进制
- 作业1.7十进制转其他进制
- 作业1.8判断能否整除
- 作业1.10由补码求原数
- 作业2.2证明表达式
- 作业2.6,2.8代数法和卡诺图法得到两种最简表达式
- 作业3.13普通钟控d触发器的时间图
- 作业3.14维持阻塞型d触发器时间图
- 作业3.15 两个主从jk触发器串联的时间图
- 作业4.1,4.2电路图的化简
- 作业4.4组合逻辑电路的设计,比较器
- 作业4.6组合逻辑电路设计,平方器
- 作业4.8,4.9组合逻辑电路的设计,四舍五入器,奇偶判定器
- 作业4.11不提供反变量,化简最简与或表达式
- 作业4.12竞争和险象的判断
- 作业5.1,5.2,5.3状态图和状态表
- 作业5.4同步时序逻辑电路的分析,1序列检测器
- 作业5.5时序逻辑电路的分析,可逆模三计数器
- 作业5.6同步时序逻辑电路的分析,模4可逆计数器
- 作业5.7序列检测器的状态表和状态图
- 作业5.8mealy型和moore型状态图的区别,余三码检测器
- 作业5.9如何快速化简隐含表,为何等效对是这么定义的
- 作业5.10用最小闭覆盖化简一个不完全确定的状态表
- 作业5.11对状态编码
- 作业5.12用d,t,jk设计一个同步时序逻辑电路(怎么省时间)
- 作业5.13改d触发器为jk触发器
- 作业5.15同步时序逻辑电路的设计,8421码计数器
- 作业6.2异步时序逻辑的分析,模6计数器
- 作业6.3脉冲异步时序逻辑电路的分析-序列检测器
- 作业6.12利用隐含表,最小闭覆盖化简原始流程表
- 作业6.13判断电平异步时序逻辑有无竞争
- 作业6.15电平异步时序逻辑的设计
- 作业7.7 奇偶校验
- 补:为什么异或运算遵守交换律 结合律
- 知识点回顾 并行加法器构建减法,乘法器
- 作业7.3 8421码的并行加法
- 知识点回顾 译码器级联 全减器
- 作业7.4 38译码器输出函数值
- 作业7.5 四路选择器
- 作业8.7 知识点回顾,prom,pla,2421码,格雷码
- 作业8.5 prom实现平方器
《数字逻辑》是计算机科学与技术类各专业必修的一门重要专业技术基础课程,也是信息学科各专业的平台课程。该课程在介绍有关数字系统基本知识、基本理论、基本电路的基础上,重点讨论数字系统中各种逻辑电路分析与设计的基本方法,以及该领域的发展现状及最新的技术。 设置本课程的主要目的是使得学生了解组成数字计算机和其它数字系统的各种基本逻辑电路;能熟练地运用有关知识和理论对各类逻辑电路进行分析;能针对客观提出的各种设计要求,综合运用多种方法和技术完成逻辑部件的设计与验证。通过本课程的学习,加强对学生逻辑思维能力、逻辑抽象能力、解决实际问题能力和创新能力的培养,使学生真正掌握对数字系统硬件进行分析、设计和开发的基本技能。